單項(xiàng)選擇題9個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。
A.512
B.256
C.128
D.64
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題二進(jìn)制計(jì)數(shù)器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：5位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)（）分頻。
A.32
B.31
C.30
D.33
2.單項(xiàng)選擇題3位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）
A.4
B.8
C.16
D.32
3.單項(xiàng)選擇題如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí)，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）
A.10
B.11
C.100
D.0101
4.單項(xiàng)選擇題6進(jìn)制異步清零，最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為（）
A.6
B.5
C.4
D.3
最新試題
平衡電阻是保證了集成運(yùn)放兩個(gè)輸入端，靜態(tài)時(shí)外接電阻相等。
題型：判斷題
本征半導(dǎo)體是（），導(dǎo)電能力弱。
題型：?jiǎn)雾?xiàng)選擇題
全加器的輸出信號(hào)是（）
題型：多項(xiàng)選擇題
所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
題型：判斷題
6進(jìn)制異步清零，最后一個(gè)計(jì)數(shù)狀態(tài)應(yīng)該為（）
題型：?jiǎn)雾?xiàng)選擇題
使用中若IC大于ICM，即使晶體管不損壞，β也會(huì)下降。
題型：判斷題
全加器的輸入信號(hào)是（）
題型：多項(xiàng)選擇題
3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。
題型：?jiǎn)雾?xiàng)選擇題
3位二進(jìn)制加法計(jì)數(shù)器的，計(jì)數(shù)長(zhǎng)度為（）
題型：?jiǎn)雾?xiàng)選擇題
集成運(yùn)放應(yīng)用范圍現(xiàn)已遠(yuǎn)遠(yuǎn)超出了數(shù)學(xué)運(yùn)算，涉及到了（）測(cè)量和自動(dòng)控制等方面
題型：多項(xiàng)選擇題