3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。

并聯(lián)型穩(wěn)壓電路中，硅穩(wěn)壓二極管應(yīng)和負(fù)載（）

下列受時(shí)鐘控制的是（）

本征半導(dǎo)體是（），導(dǎo)電能力弱。

所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。

全加器的輸出信號是（）

平衡電阻是保證了集成運(yùn)放兩個(gè)輸入端，靜態(tài)時(shí)外接電阻相等。

從000一直到100這五個(gè)狀態(tài)是循環(huán)的，而且每來一個(gè)脈沖它就加一，很顯然它是一個(gè)（）加法計(jì)數(shù)器。

對理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。

交流放大電路接入負(fù)載電阻后，對靜態(tài)工作狀態(tài)無影響。