寫(xiě)出主存地址和Cache地址的格式，并標(biāo)出各字段的長(zhǎng)度。

設(shè)16個(gè)處理器編號(hào)分別為0，1，…，15，要用單級(jí)互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時(shí)，第13號(hào)處理器分別與哪一個(gè)處理器相連？

為了使存儲(chǔ)系統(tǒng)的訪(fǎng)問(wèn)效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？

如果在程序執(zhí)行過(guò)程中訪(fǎng)問(wèn)一個(gè)頁(yè)面，平均要對(duì)該頁(yè)面內(nèi)的存儲(chǔ)單元訪(fǎng)問(wèn)1024次，求訪(fǎng)問(wèn)存儲(chǔ)單元的命中率。

若在程序執(zhí)行過(guò)程中，每從主存裝入一塊到Cache，平均要對(duì)這個(gè)塊訪(fǎng)問(wèn)16次，計(jì)算在這種情況下的Cache命中率。

設(shè)計(jì)8位字長(zhǎng)的寄存器—寄存器型指令3條，16位字長(zhǎng)的寄存器一存儲(chǔ)器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長(zhǎng)度和操作碼的編碼。

畫(huà)出其中一組的邏輯圖。

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

寫(xiě)出流水線(xiàn)的初始沖突向量。

要求操作碼的平均長(zhǎng)度最短，請(qǐng)?jiān)O(shè)計(jì)操作碼的編碼，并計(jì)算操作碼編碼的平均長(zhǎng)度。