若采用LRU替換算法，計算Cache的塊命中率。

指出主存與Cache之間各個塊的映象關系。

共需要多少個觸發(fā)器和多少個與門？

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時間和流水線的最大吞吐率。

在編號分別為0，1，2，……，9的16個處理器之間，要求按下列配對通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡類型、控制方式，并畫出該互連網(wǎng)絡的拓撲結構和各級的交換開關狀態(tài)圖。

考慮題目全部要求，設計優(yōu)化實用的操作碼形式，并計算其操作碼的平均碼長。

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？

寫出流水線的初始沖突向量。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。