有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

當(dāng)存儲系統(tǒng)的訪問效率為0.5時，計算命中率和等效訪問周期。

若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。

指出主存與Cache之間各個塊的映象關(guān)系。

按最優(yōu)調(diào)度策略連續(xù)輸入8個任務(wù)時，流水線的實際吞吐率是多少？

共需要多少個觸發(fā)器和多少個與門？

若對數(shù)字0～9和空格采用二進(jìn)制編碼，試設(shè)計編碼平均長度最短的編碼。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術(shù)，請修改上面的程序。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

設(shè)16個處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡(luò)，當(dāng)互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？