A.Cache容量越大，命中率增加的越大。
B.Cache容量很小時，命中率隨容量的增加不太明顯。
C.當Cache容量由很小開始增加時命中率增加的比較明顯，當容量達到一定程度，容量增加命中率改善的并不大。
D.Cache容量越大，命中率增加的越小。
您可能感興趣的試卷
你可能感興趣的試題
A.加界保護方式
B.鍵保護方式
C.目錄保護方式
D.環(huán)保護方式
A.支持先進先出類解題算法的求解
B.能更好地支持向量的運算
C.支持由逆波蘭表達式將高級語言多元賦值語句直接編譯聲稱堆棧指令程序
D.能優(yōu)化存儲器的空間利用率
A.段相聯(lián)
B.組相聯(lián)
C.直接相聯(lián)
D.全相聯(lián)
A.增大主存容量（Cache大小不變）
B.增加Cache的塊數(shù)（塊的大小不變）
C.減小組的大?。▔K的大小不變）
D.減小塊的大?。ńM的大小不變）
A.增加Cache中的塊數(shù)
B.增大組的大小
C.增大主存容量
D.增大塊的大小
最新試題
當存儲系統(tǒng)的訪問效率為0.5時，計算命中率和等效訪問周期。
若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。
在有16個處理器的均勻洗牌網(wǎng)絡中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。
指出訪存操作數(shù)地址尋址的最大相對位移量為多少個字節(jié)？
僅根據(jù)使用頻度，不考慮其它要求，設計出全Huffman操作碼，計算其平均碼長。
如果N=100，采用指令取消技術后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？
設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。
若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。
寫出N=8的蝶式置換的互連函數(shù)，如采用Omega網(wǎng)絡，則需幾次通過才能完成此變換？畫出Omega網(wǎng)絡實現(xiàn)此變換的控制狀態(tài)圖。
一臺機器要求浮點數(shù)的字長的精度不低于10-7.2，表數(shù)的范圍正數(shù)不小于1038，且正負對稱。尾數(shù)用原碼、純小數(shù)表示，階碼用移碼、整數(shù)表示。設計這種浮點數(shù)的格式。