在編號分別為0，1，2，……，9的16個處理器之間，要求按下列配對通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡類型、控制方式，并畫出該互連網(wǎng)絡的拓撲結(jié)構(gòu)和各級的交換開關(guān)狀態(tài)圖。

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？

至少要分配給該程序多少個主存頁面才能獲得最高的命中率？

寫出主存地址和Cache地址的格式，并標出各字段的長度。

有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個階段，并采用兩級流水線。為了采用指令取消技術(shù)，請修改上面的程序。

設16個處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡，當互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時間和流水線的最大吞吐率。

指出訪存操作數(shù)地址尋址的最大相對位移量為多少個字節(jié)？

若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。