問答題

【簡答題】為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？

答案：合理布置電源接觸孔，減小橫向電流密度和橫向電阻。采用偽收集極。采用保護(hù)環(huán)。

你可能感興趣的試題

【簡答題】編寫DRC版圖驗(yàn)證文件的主要依據(jù)是什么？

答案：工藝文件中的層次定義和給定的版圖設(shè)計(jì)規(guī)則。

【簡答題】版圖DRC、ERC和LVS的意義是什么？

答案： DRC：檢查版圖中同層、不同層間圖形的線寬、間距是否滿足工藝的最小尺寸要求。
ERC：檢查版圖中是否存在開路、短...