A.完成自動(dòng)加法進(jìn)位
B.完成4位加法
C.提高運(yùn)算速度
D.完成4位串行加法
您可能感興趣的試卷
你可能感興趣的試題
A.數(shù)字信號(hào)
B.模擬信號(hào)
C.數(shù)?；旌闲盘?hào)
D.數(shù)字和模擬信號(hào)
A.二進(jìn)制碼
B.七段碼
C.七段反碼
D.BCD碼
A.非門
B.與非門
C.或門
D.或非門
A.2—4
B.3—8
C.4—16
D.無法確定。
A.1，3
B.3，8
C.8，3
D.無法確定
最新試題
TTL與非門閾值電壓UT的典型值是（）
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。