單項(xiàng)選擇題PLA是指（）。

A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯


你可能感興趣的試題

1.單項(xiàng)選擇題用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（）式。

A.與非與非
B.異或
C.最簡(jiǎn)與或
D.最簡(jiǎn)或與

2.單項(xiàng)選擇題在下列器件中，不屬于PLD的器件是（）。

A.PROM
B.EPROM
C.SRAM
D.PLA

3.單項(xiàng)選擇題不屬于PLD基本結(jié)構(gòu)部分的是（）。

A.與門陣列
B.或門陣列
C.與非門陣列
D.輸入緩沖器

4.單項(xiàng)選擇題PLD（可編程邏輯器件）屬于（）電路。

A.非用戶定制
B.全用戶定制
C.半用戶定制
D.自動(dòng)生成

5.單項(xiàng)選擇題邏輯器件（）屬于非用戶定制電路。

A.邏輯門
B.GAL
C.PROM
D.PLA

最新試題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型：?jiǎn)柎痤}

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}

用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？

題型：?jiǎn)柎痤}

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。

題型：?jiǎn)雾?xiàng)選擇題

具有“有1出0、全0出1”功能的邏輯門是（）

題型：?jiǎn)雾?xiàng)選擇題

如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。

題型：?jiǎn)雾?xiàng)選擇題