多項選擇題時序邏輯電路由()兩部分組成。
A.集成定時器
B.組合邏輯電路
C.存儲電路
D.脈沖產(chǎn)生電路
您可能感興趣的試卷
你可能感興趣的試題
1.多項選擇題時序邏輯電路的設計過程中除了有建立最原始的狀態(tài)轉換圖還有()。
A.進行狀態(tài)編碼
B.進行電路設計
C.列出真值表
D.畫出邏輯圖
2.多項選擇題在用集成計數(shù)器進行電路設計時常用的方法有()。
A.級連法
B.置位法
C.復位法
D.擴展法
3.多項選擇題觸發(fā)器是存儲電路的基本元件,根據(jù)觸發(fā)器時鐘端的連接方式,把時序邏輯電路分為()。
A.同步時序電路
B.組合邏輯電路
C.觸發(fā)器電路
D.異步時序電路
4.多項選擇題移位寄存器可以實現(xiàn)()。
A.并/串轉換
B.數(shù)據(jù)存儲
C.串/并轉換
D.數(shù)據(jù)運算
5.多項選擇題下列邏輯電路中為時序邏輯電路的是()。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.計數(shù)器
最新試題
一個VHDL模塊是否必須有一個實體和一個結構體?是否可以有多個實體和結構體?簡述它們的作用。
題型:問答題
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?
題型:問答題
與倒T形電阻網(wǎng)絡DAC相比,權電流網(wǎng)絡D/A轉換器的主要優(yōu)點是消除了()對轉換精度的影響。
題型:單項選擇題
兩個與非門構成的基本RS觸發(fā)器,當Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
題型:單項選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
題型:單項選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
題型:單項選擇題
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
題型:單項選擇題
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
題型:問答題
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
題型:單項選擇題
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
題型:單項選擇題