A.對(duì)于輸入信號(hào)沒有制約條件
B.不允許J、K同時(shí)為1
C.允許J、K同時(shí)為1
D.允許J、K同時(shí)為0
您可能感興趣的試卷
你可能感興趣的試題
A.主觸發(fā)器
B.從觸發(fā)器
C.與門
D.非門
A.ADC0809
B.AD574
C.ICL7106
D.ICL7107
A.直通工作方式
B.間通工作方式
C.單級(jí)緩沖工作方式
D.多級(jí)緩沖工作方式
A.該A/D轉(zhuǎn)換器的最小分辨電壓為19.5mV
B.該A/D轉(zhuǎn)換器的最小分辨電壓為39mV
C.當(dāng)輸入模擬電壓為6.5V時(shí),輸出結(jié)果為10100111
D.當(dāng)輸入模擬電壓為6.5V時(shí),輸出結(jié)果為10110111
A.該A/D轉(zhuǎn)換器的分辨率是1/28
B.該A/D轉(zhuǎn)換器的最小分辨電壓為19.5mV
C.該A/D轉(zhuǎn)換器的分辨率是28
D.該A/D轉(zhuǎn)換器的最小分辨電壓為100mV
最新試題
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說明理由。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。