寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長度。

在編號分別為0，1，2，……，9的16個(gè)處理器之間，要求按下列配對通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡(luò)類型、控制方式，并畫出該互連網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)和各級的交換開關(guān)狀態(tài)圖。

畫出其中一組的邏輯圖。

畫出流水線任務(wù)調(diào)度的狀態(tài)有向圖。

若采用LRU替換算法，計(jì)算Cache的塊命中率。

設(shè)計(jì)8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長度和操作碼的編碼。

若Cache的4個(gè)塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。

如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級流水線。為了采用指令取消技術(shù)，請修改上面的程序。

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。