全加器的輸入信號是（）

4位二進制加法計數(shù)器的，計數(shù)長度為（）

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

交流放大電路接入負載電阻后，對靜態(tài)工作狀態(tài)無影響。

現(xiàn)有58個信息等待用二進制代碼進行編碼，需要用8位二進制代碼來表示。

6進制異步清零，最后一個計數(shù)狀態(tài)應該為（）

下列受時鐘控制的是（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

使用中若IC大于ICM，即使晶體管不損壞，β也會下降。

如果用預置數(shù)法實現(xiàn)3秒倒計時，74LS192預置數(shù)端輸入應該是（）