如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級流水線。為了采用指令取消技術(shù)，請修改上面的程序。

有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

寫出流水線的初始沖突向量。

為了使存儲(chǔ)系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？

至少要分配給該程序多少個(gè)主存頁面才能獲得最高的命中率？

如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個(gè)指令周期？

為了使存儲(chǔ)系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個(gè)字？

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個(gè)階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。

如果在程序執(zhí)行過程中訪問一個(gè)頁面，平均要對該頁面內(nèi)的存儲(chǔ)單元訪問1024次，求訪問存儲(chǔ)單元的命中率。

若采用LRU替換算法，計(jì)算Cache的塊命中率。