所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進位脈沖，采用逐級傳遞方式進行觸發(fā)。

下列受時鐘控制的是（）

電壓比較器的功能是，將一個模擬量輸入電壓，與一個參考電壓VR進行比較，并將比較的結(jié)果輸出，它廣泛應用于（）等方面。

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。

集成運放應用范圍現(xiàn)已遠遠超出了數(shù)學運算，涉及到了（）測量和自動控制等方面

現(xiàn)有58個信息等待用二進制代碼進行編碼，需要用8位二進制代碼來表示。