交流放大電路接入負(fù)載電阻后，對靜態(tài)工作狀態(tài)無影響。

本征半導(dǎo)體是（），導(dǎo)電能力弱。

異步計(jì)數(shù)器的計(jì)數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級傳遞方式進(jìn)行觸發(fā)。

下面哪個集成元件為四位二進(jìn)制超前進(jìn)位全加器（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

6進(jìn)制異步清零，最后一個計(jì)數(shù)狀態(tài)應(yīng)該為（）

碼制即編碼體制，在數(shù)字電路中主要是指用二進(jìn)制代碼來表示非二進(jìn)制數(shù)字以及字符的編碼方法和規(guī)則。

電壓比較器的功能是，將一個模擬量輸入電壓，與一個參考電壓VR進(jìn)行比較，并將比較的結(jié)果輸出，它廣泛應(yīng)用于（）等方面。

全加器的輸出信號是（）

3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。