A.接相應(yīng)的邏輯電平
B.與有用輸入端并接
C.懸空
D.接電源
您可能感興趣的試卷
你可能感興趣的試題
A.TTL
B.ECL
C.HTL
D.I2L
A.高電平
B.低電平
C.高阻
D.失效
A.TTL集成門電路的電源電壓比CMOS集成門電路的電源電壓范圍寬。
B.TTL集成門電路的功耗比CMOS集成門電路的功耗低。
C.TTL與非門的輸入端可以懸空,CMOS與非門的輸入端不可以懸空。
D.TTL與非門和CMOS與非門的輸入端都可以懸空。
A.電壓傳輸特性
B.輸入特性
C.輸出特性
D.動(dòng)態(tài)特性
A.結(jié)構(gòu)簡(jiǎn)單、成本低
B.輸出的高低電平數(shù)值和輸入高、低電平數(shù)值不相等
C.帶負(fù)載能力差
D.帶負(fù)載能力強(qiáng)
最新試題
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說(shuō)明理由。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。