比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。

集成電容主要有幾種結(jié)構(gòu)？

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。

目前集成電路版圖設(shè)計的主流工具有哪些？

利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。

在晶體材料中，對于長程有序的原子模式最基本的實體就是（）。

在圖中，若所有的晶體管都工作在飽和區(qū)，畫出Vx從一個大的正值下降時Ix的草圖。

版圖DRC、ERC和LVS的意義是什么？

半導(dǎo)體工藝技術(shù)中，器件互連材料通常包括（）等。

設(shè)計一個CMOS差分放大器電路，寫出其對應(yīng)的SPICE描述語句并作差模電流-電壓特性分析。