比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。

集成電容主要有幾種結(jié)構(gòu)？

版圖設(shè)計的基本前提是什么？

目前集成電路版圖設(shè)計的主流工具有哪些？

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。

圖a中M1和M2為某CMOS工藝中的兩個NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。

晶體管的名字取自于（）和（）兩詞。

為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計上采取哪些措施？

利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。

什么是MOS器件的體效應(yīng)？